晶圓測試與芯片測試有什么不同？

更新日期： 2024-08-19
瀏覽次數： 1160

晶圓測試（CP）屬于“晶圓級”工藝，數千顆甚至數萬顆裸芯片高度集成于一張晶圓上，對測試作業的潔凈等級、作業的精細程度、大數據的分析能力等要求較高，因此技術實力較強的測試廠商通過精益生產能夠實現更好的效益，拉開與其他對手的差距。

查看詳情 >>

蘋果向第三方開放NFC支付芯片并收取費用（薩科微8月19日每日芯聞）

更新日期： 2024-08-19
瀏覽次數： 932

開發者需要與蘋果公司簽訂一份商業協議，申請NFC和SE授權，并支付相關費用。

查看詳情 >>

泰凌微電子：公司芯片全球出貨量突破20億顆（薩科微8月16日每日芯聞）

更新日期： 2024-08-17
瀏覽次數： 991

泰凌微電子近期迎來了一個令人矚目的里程碑--公司芯片的全球累計出貨量突破20億顆。

查看詳情 >>

全球芯片之城，中國上海和北京實至名歸！（薩科微8月17日芯聞）

更新日期： 2024-08-17
瀏覽次數： 1260

《2023年全球集成電路產業綜合競爭力百強城市白皮書》公布，中國上海和北京分別以第5名和第9名的成績躋身前十。

查看詳情 >>

先進封裝技術CoWoS分享紀要

更新日期： 2024-08-16
瀏覽次數： 1608

臺積電的CoWoS（Chip On Wafer On Substrate）技術是一種先進的半導體封裝技術，旨在提升集成電路的性能、減小封裝尺寸，并有效降低功耗。CoWoS技術通過在一個硅中介層（Interposer）上集成多個芯片（或芯片組），形成一個高性能的封裝解決方案。該技術主要應用于需要高帶寬和低延遲的高性能計算……

查看詳情 >>

Semicon半導體工藝：干法刻蝕與濕法刻蝕的區別和特點

更新日期： 2024-08-16
瀏覽次數： 1790

半導體制造工藝中的刻蝕是利用物理和(/或)化學方法有選擇性地從晶圓表面去除不必要材料的過程。刻蝕工藝通常位于光刻工藝之后，利用刻蝕工藝對定義圖形的光阻層侵蝕少而對目標材料侵蝕大的特點，從而完成圖形轉移的工藝步驟。刻蝕工藝主要分為干法和濕法兩種。

查看詳情 >>

3納米制程芯片為什么需要EUV光刻機和多重曝光技術？

更新日期： 2024-08-16
瀏覽次數： 1502

晶圓制造工藝是一個非常復雜的過程，特別是在3納米制程中，挑戰會更加顯著。讓我們一步步來理解EUV（極紫外光刻）多重圖案（Multi-Patterning）技術在實現圖案分辨率時所面臨的挑戰。

查看詳情 >>

晶圓制造中的“鳥喙效應”（bird beak）

更新日期： 2024-08-16
瀏覽次數： 1512

集成電路采用LOCOS（Local Oxidation of Silicon）工藝時會出現“鳥喙效應”（bird beak），這是一種在氧化硅生長過程中，由于氧化物側向擴展引起的現象。

查看詳情 >>

金航標/薩科微每周之星李少帥

更新日期： 2024-08-16
瀏覽次數： 1058

2024年08月12日到2024年08月07日，金航標（www.kinghelm.net）/薩科微（www.slkoric.com）“每周之星”經過同事們評比，這周“每周之星”是金航標銷售經理李少帥，在最近工作中，工作態度踏實上進，業績突飛猛進，以完成公司業績為目標導向的工作精神，獲得公司總部領導和同事的一致好評，現予……

查看詳情 >>