老虎說芯

“老虎說芯”由北京大學微電子專業本碩，中國電源學會會員、在半導體行業有10多年經驗的胡獨巍先生撰寫，為大家提供半導體行業關于材料、工藝、應用、市場、資訊等方面的內容。在知乎有同名賬號。

臺積電在2024年第三季度的表現如何？

更新日期： 2024-11-12
瀏覽次數： 984

臺積電在2024年第三季度的表現相當亮眼，各項指標超出預期，展現了其在全球半導體行業中的領導地位和前沿技術的優勢。以下是對其24Q3業績的詳細解讀：一、財務表現營收：臺積電在Q3實現凈營收7596.9億新臺幣，環比增長12.8%，同比增長39.0%。若以美元計，營收達235億美元，超出此前指引的上限，顯……

查看詳情 >>

版圖設計是一門技術，也是一門藝術

更新日期： 2024-10-31
瀏覽次數： 1018

我們可以將集成電路版圖設計比作城市規劃和建筑設計的結合。就像在有限的土地上規劃建筑和道路布局一樣，版圖設計需要在有限的芯片空間上安排晶體管、布線和各類元件，以實現功能和性能的最大化。一、什么是版圖設計？版圖設計是將電路的邏輯功能通過物理層次實現出來的過程。它類似于建筑圖紙的設計工作，需要通過EDA工具（……

查看詳情 >>

如何在晶圓上生長二氧化硅（SiO2）

更新日期： 2024-10-31
瀏覽次數： 1352

氧化工藝在CMOS集成電路制造中是一個非常重要的步驟，用于在硅片（Si wafer）表面生長二氧化硅（SiO2）。生長SiO2的過程可以類比為給硅片“穿上一層保護外衣”，這種外衣可以起到絕緣、防護和隔離等作用。 1. 準備基材（硅片）首先，需要準備一塊高純度的硅片。這就像在一張空白的畫布上進行繪畫，硅片是……

查看詳情 >>

閑聊低電壓模擬芯片設計技巧

更新日期： 2024-10-31
瀏覽次數： 992

低電壓模擬電路設計技術的核心是要在盡可能低的電源電壓下，實現高效的模擬信號處理。這種設計思路主要受到移動設備、植入式醫療設備等應用場景的需求驅動。由于這些設備的空間和能量資源有限，工程師們需要找到能夠在低電壓（如3V以下）下高效工作的電路設計方法。 1. 技術選擇與工藝背景低電壓設計首先受到半導體工藝的限……

查看詳情 >>

EMMI在半導體器件失效分析的重要性

更新日期： 2024-10-24
瀏覽次數： 950

失效分析的目的是通過技術手段找出器件失效的根本原因，并推動改進措施的實施，從而提升生產工藝、改善產品質量、提高良率和可靠性。EMMI是在失效分析過程中經常使用的設備之一，它們能夠幫助分析人員檢測電氣故障，并定位失效的具體位置。 1. EMMI的基本原理 EMMI（Electro-Magnetic Induc……

查看詳情 >>

CP測試和WAT測試的區別

更新日期： 2024-10-23
瀏覽次數： 1389

在集電路的制造和測試過程中，CP測試（Chip Probing）和WAT測試（Wafer Acceptance Test）是兩個非常重要的測試環節。盡管它們都在晶圓（Wafer）階段進行，但二者的目的、測試對象、測試內容和作用是有顯著不同的。一、整體概述：CP測試和WAT測試我們可以把集成電路的制造過程……

查看詳情 >>

一文讀懂探針卡的概念、組成、分類以及應用

更新日期： 2024-10-23
瀏覽次數： 1827

探針卡（Probe Card）在集成電路測試中起著至關重要的作用，尤其在晶圓測試（wafer test）環節，探針卡作為連接ATE測試機臺和半導體晶圓之間的接口，確保了在芯片封裝前對其電學性能進行初步測量和篩選。 1. 什么是探針卡？探針卡可以形象地比作“醫生的聽診器”，幫助工程師“聽到”芯片的“心跳”。……

查看詳情 >>

為什么研發EUV光刻機那么難？

更新日期： 2024-10-23
瀏覽次數： 1473

雖然表面上看，光刻機是半導體制造的工具之一，但它的背后涉及復雜的多學科交叉與全球化合作。 1. 極端紫外光源的挑戰：就像尋找“完美的燈泡” EUV光刻機依賴于波長僅為13.5納米的極端紫外線（EUV）光源，而這種光源的產生與控制是最大的技術挑戰之一。你可以把EUV光源想象成一個非常難以控制的“燈泡”，但這個……

查看詳情 >>

SOC設計的核心思想、優勢以及跟系統級封裝的對比

更新日期： 2024-10-22
瀏覽次數： 912

SoC（ on Chip）作為芯片設計的主流，已經成為現代集成電路技術發展的核心。 1、SoC設計的核心思想從結構上來看，SoC可以理解為把一個完整系統的所有功能電路都設計并集成在一個芯片中，形成一個高度集成的單元。傳統的電子系統設計通常是將不同的功能模塊分別制作成獨立的芯片，然后通過電路板上的連接將這些芯片集成到一個系統中。而SoC技術則直接將這些模塊在芯片制造時集成在一起，形成一個系統化的單芯片解決方案。我們可以用“多合一工具”來形象化這個過程。傳統的電子設計就像是你在使

查看詳情 >>

SOC跟SIP（系統級封裝）的區別在哪里？

更新日期： 2024-10-22
瀏覽次數： 1410

SoC（系統級芯片）與SiP（系統級封裝）兩種技術都是現代集成電路發展的重要里程碑，它們都能實現電子系統的小型化、高效化和集成化。一、SoC（系統級芯片）和SiP（系統級封裝）的定義及基本思路 SoC（System on Chip）——將整個系統“擠”進一個芯片 SoC 就像一棟高樓，把所有的功能模塊都設計、集成到同一個物理芯片上。SoC的核心思想是將整個電子系統的核心部件，包括處理器（CPU）、存儲器、通信模塊、模擬電路、傳感器接口等多種不同功能模塊全部集成在一個芯片上。SoC的優勢

查看詳情 >>

晶圓工藝優化或失效分析相關術語

更新日期： 2024-10-15
瀏覽次數： 1258

1. Defect “Defect”指的是在晶圓生產過程中出現的缺陷，可能是由于工藝不穩定、設備問題或材料瑕疵導致的。這些缺陷可能包括顆粒污染、圖形失真、晶體結構破損等，都會影響最終產品的質量。通俗解釋：就是生產過程中出現的“瑕疵”或“不良”，這些問題可能影響芯片的正常功能。 2. Fail ……

查看詳情 >>

干法刻蝕的原理、工藝流程、評價參數及應用

更新日期： 2024-10-15
瀏覽次數： 2462

RIE干法刻蝕技術憑借其優越的各向異性刻蝕能力和良好的選擇比控制，已成為半導體制造中不可或缺的核心工藝。一、RIE干法刻蝕技術的基本原理 RIE（Reactive Ion Etching，反應離子刻蝕）作為一種主流的干法刻蝕技術，通過等離子體中的活性物質對材料表面進行選擇性刻蝕，以達到精確移除材料的目的。圖：干法刻蝕概要 RIE刻蝕技術屬于一種等離子體輔助的干法刻蝕工藝。刻蝕過程中，通過在反應腔內引入刻蝕氣體并施加射頻電場，在電場作用下刻蝕氣體被電離和激發，形成等離子體

查看詳情 >>